# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-266351

(43)公開日 平成9年(1997)10月7日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 S 3/18

H 0 1 S 3/18

H01L 33/00

H 0 1 L 33/00

С

審査請求 未請求 請求項の数1 〇L (全 4 頁)

(21)出願番号

特顯平8-74220

(71)出願人 000005201

富士写真フイルム株式会社

神奈川県南足柄市中沼210番地

(22)出顧日 平成8年(1996)3月28日

(72)発明者 早川 利郎

神奈川県足柄上郡開成町宮台798番地 富

士写真フイルム株式会社内


(74)代理人 弁理士 柳田 征史 (外1名)

## (54) 【発明の名称】 AllnGaN系半導体発光素子

### (57)【要約】

【課題】 AlInGaN系半導体発光素子において、インセーダンスを低減する

【解決手段】 サファイアで面基板1上に、p-GaN低温パッファ層2、p-GaNバッファ層3、p-In にGa、Aバッファ層4、クラッド層、p-Al にはGa、モNクラッド層5、p-GaN光ガイド層6、活性層7、n-GaN光ガイド層8、n-Al ににGa、エNクラッド層9およびn-GaN キャップ層10を順次成長する。SiN 膜44をブラスマCVDで全面に製膜した後、フォトリソグラフィとエッチングにより発光領域以外の不要部分を除去し、塩素イオンを用いたRIBEにより発光領域以外のエヒタキシャル層をp-GaN バッファ層3が露出するまでエッチング除去するSiN 膜44に電流注入のためのストライブ社窓12を作製後、試ストライフ窓12を覆うようにπ側電極13としてTiでAlでTiでAu を、またp-GaN バッファ層の露出部にp側電極11としてNivAu を装着・窒素中アニールしてオーミック電極を形成する。



# 【特許請求の範囲】

【請求項1】 基板上の少なくとも一部に、少なくとも p型グラッド層、活性層およびn型グラット層を含む複 数の半導体層と絶縁膜とがこの順に積層され、前記絶縁 膜に重一モード発掘をさせるための挟ストライプの電流。 注入窓が肝成され、前記絶縁膜上に前記電流注入窓を覆 うように五側電極が形成され、前記を型グラッド層側に →側電板が研波されているAlvIn-Galos Note ax yw-1) 系半導体発光素子において、

注入窓の面積よりも広いことを特徴とするALInGAI系半。 導体発光素子。

#### 【発明の詳細な説明】

### 【((()()1)]

【発明の属する技術分野】本発明は、半導体発光素子の 構造に関し、特に詳しくは、発光ダイオード(1.日 い) および半導体レーザを含むAlvInvGat x -N系半導体発光 素子に関するものできる。

#### 【(()()<u>)</u> 】

てAlInGaN系のLEDとよび半導体レーサが注目されて いる。本材料は青・緑の波兵領域の高輝度LF-Dとして 極めて優れた特性を有し(文献(I + Jpr J. Appl Phys. vol. 34 No. 74, pp. L797~799 (1995) ) - 信号機や屋外表示 装置の上源として実用化が進められている。また。半導 |体レーザとしては、最近室温で417mm の 1/4 7 発振が報 告された(文献(2)Jpn J. App1. Phys vol.35. No. 18.p. ъ. [.74–76 (1996 г.) –

【モウウ3】上記文献(2)記載のAlinGaN 系件導体レ 一ザでは、1・型半導体層と電極との接触抵抗が非常に高。 いため、ハルク駆動時の動作電圧が数十ポルトと高くな り 発病時に素子に投入される電力は通常の素子より10 倍程度高くなるため、素子の発熱や一変調時の主みが大 きくなくという欠点がある。そこで、素子のインビーダー シスの低減が課題とされている。

【(())((4)また、上記AllnGaN 系半導体レーザの応用 としては短波長化により現在実現されている6×0mm 半導 体1 ーザより格段に小さい径の光スポットが得られるこ とから、光ディスクメモリの高密度化への応用が最も期 待される。このためには、安定な光ビームが得られる単一40 【10010】 - モードレーザの実現が必須であり、AlinGaN 系で期待。 される x00-500mm の短波長城では横モード安定化のため の作りつけの光導波路のストライプ幅は2点4個程度かそれ 「以下の侠ストライブであることが必要となる」

## 【0005】

【発明が解決しようとする課題】しかしながら、上記文 献に示される従来構造の素子においては基板上に五型半 導体層を先に積層した後にお型半導体層を積層して作製 する構成をとっており、狭ストライプを設ける場合、P 型半導体層と電極との接触面積が狭められ、さらにイン 列 GaV 光ガイト層8 (Si トーフ、0.1 // m ) 、(i=Al ) : - ac

ピーダップを増加させることとなる。また、下型半導体 |層に挟えトライプを形成すると、p型半導体自体の高抵 抗率もインヒーダンス増加の製料となる。

【 () () () ( ) 本発明は、上記事情を鑑みてむされたもこ であり、インピータンプを低減したAlliday 系半導体発 光素子を提供することを目的とするものである。

#### 【(()()()(7)】

【課題を解決するために手段】本発明の主導体発光表子 は、基板上の少なくとも一部に、くなくとも自型クラッ 前記り側電極が前記半導体層と接触する面積が前記電流。10 ド層 活性層および 11型クラッド層を含む複数の半導体 層と絶縁膜とがこの順に積層され、前記絶縁膜に単一モ ―ド拳振をさせるための映ストライプの電流注入窓が形 成され、前記絶縁膜上に前記電流に入窓を覆うようにも 側電極が形成され、前記に型クラード層側にも側電極が 开放されているMa In Gail v →V (0 → x , v ≥ 1 ) 系半導体 |発光素子において||前記り側電極が前記半導体層と接触| する面積が前記電流主入窓の面積よりも広いことを特徴 とするものである。

【0008】かなわち。従来と異なり、基板側に巨型半 【従来の技術】従来より、500mm を切る短波兵光源とし、20。導体層を先に成長しその後五型半導体層を成長して1/10 |接合を作製すの構造をとしたことにより、素子のストラ イフ構造を形成する部分。すなわた面積が小さくなる部 ケにヵ型半導体層を用い 抵抗率が高く電極との接触数 抗も高いい型半導体層の面積を広くとり、計側電極との 接触面積も広くすることにより表すのピンピーマンスを 子げたことを特徴とするものである。

#### 【(()()()()()]

【発明の効果】本発明の主導体発光素子は、基板上にい 型半導体層を先に成長し、その後に型半導体層を成長さ -30 - せる構造をとったことにより - ストライフ構造の発光素 子において、巨側半導体と電板との接触面積も広くする ことができ、リッジ構造を有する発光素子の場合には、 ※型半導体層の面積を広くすることができる。これによる。 - 17素子のインピーダンスを低減てら、動作電圧を低減し 高効率化・高出力化が実現できる。また、変調時の変調 周波数の向上や変調歪みの低減を回ることができる。従 って、これらの光原を用いた印刷。写真・医療画像など (のパードコピー出力)。できない高速化、高品位化を実現。 することができる。

【春明の実施の形態】」「下、「風面を用いて本発明の実施」 の形態を説明する。

【0011】図1は、本発明に係る第三の実施の形態の 半導体に一ザ断面模式回を示す。サファイアに面基板1 上にMOCVD法を用いて、p-GA低温バッファ厦U。 p-GaY バッファ層3(版ドーフ、5ヵm )、p-In ...aa - スパッファ層4(Mgドーブ、0.1μm )、p=AL, infla - L Nクラッド層3(板ドーフ、CLF.hm)(pHGA光かく |下層も(Mgドープ、0.17cm)、プレドーフ活性層に、(+

」=Nクラッド層9 (Siドープ、0.5μm) およびn-GaSキ キップ層10 (Siドープ 0.3 xm) を順次成長する。活性 層7は、アンドーフAL : -G+ : -N 障壁層 (0.01)ル m~ アッドーフTr o(talon) 量子中戸層(うnm)およ - ひアンドーフAL - :(la , ://)障壁層 (0.01μm) の3層構 造とする

【(\*))12】その後、窒素ガス雰囲気中で熱処理により p型不純物を活性化する

【((-) 1 3 】次に Si V 膜14をプラブマC V D で全面に 光領域以外の不要部分を除去する

【しゅ14】この後、塩素イオンを用いたRIBE (re active ion beam etching )により発光領域以外のエピ タキシャル層をp-GaN バッファ層 3が露出するまでエッ チング除去する。この際にレーザの共振器端面を形成す

【(: í) 1 5】SiN 膜目に電流注入のためのストライフ状 窓12· 福 1 O μm・を作製後、該ストライフ窓12を覆うよ うに元側電板13としてTUAL/Ti/Au をしまたp-GaN バッ フヶ層 3の露出部にp側電板11としてNi/Auを蒸着・窒 素中でユールしてオーミック電極を形成する

【ロう16】図2は、本発明に係る第二の実施の形態の。 リーン光導皮構造を有する半導体レーザ断面模式図を示 す。サファイア。面基板1上にMOCND法を用いて、 p=G2、低温バッフ:層2 p= hNバッファ層3(处ドー つ、5μm)、p-ln (Ga / Aバッフヶ層4 (Msトーフ、 ① 1 mm)、p-Al., ⇒(a), ⇒ Nクラット層ラ (Mgl ーフ、 (0.5 mm) 、p=GaN 光ガイド層も(Mg下ーフ、0.1 μm) 、 アンドーフ活性層」7 it-GaV 光ガイト層 8(Siドーフ、 (0.1 mm) 、n-Al, □(a, □Nクラット層9 (Silーフ、 (0.5元m)、n-GaNキャック署10 (Siドープ、0.3元m )を | 成長する。活性層には、アンドープ41、34Ga1、57 障壁 層 (+ 0170m) アンドーフもに、高. 八 量子井戸層。 - ( 3 mm ) 4層 - アンドーコInter(Gale) 入障壁層 ( 2 mm) 3 m 層よりなる多重量子井戸構造むよびアンドーフAL : 4Ga - , 58、障壁層 (i), id ran) とする.

【ロコ17】その後、窒素ガス雰囲気中で熱処理により p型不純物を活性化する

【ロロ18】次に、フォトリソグラフィとエッチングに 層8から0.1 元頭までを残し厚として幅2.2元頭程度カナー ジストライプを形成する。この際、リッジ端面近傍を素 子上部より見た模式図(国33)に示すように後でエッチ ンプ形成する端面の部分に相当する領域は幅を20 umと 広、形成する、実線やはリッジエッチングの形状を一波 線41は端面形成エッチングの形状・位置関係を示す。図 のようにレーザ端面近傍でリッジ幅を広げているのはリ ッジ部形状の端面の平坦性へ及ぼす悪影響を低波するた めである (J.Quantum Electronics vol. 27.pp. 1319-133) 1(1991)) 次に、SiN 膜14をプラズマCVDで全面に 50 【図面の簡単な説明】

製膜した後、そのSIN 膜目をフォトリソクラフェとエュ チングにより発光領域以外の不要部分を除去する。

【り010】この後、塩素イオンを用いたLiBLによ り発光領域以外のエピタキシャル層をp-GAV / ファ層 らが露出するまでエッチにが除去する。この際にレーサ の共振器端面を形成する。

【 o o 2 o 】この後、前記第一? 実施の形態と同様にSi N 膜14に電流注入のためのストライフ状窓12を作製後。 〒側電板13として"CAP/II/An 」 p側電板11として5)A 製膜した後。フェトリソグラフィとエッチングにより発。10--u をそれぞれ蒸着・窒素中アユールしてオーミック電極 を形成する

> 【0021】以上2件の実施の形態において、ストライ プ上部のn-GaNキャッフ層10%のn側電板接触幅は2-10 ヵm 程度であるが、p-Gabバッファ層3上に肝成するp 側電極11の半導体層とご接触面積はチップ全体の幅を広 イヂ&ことにより n 側電極の1シー100倍程度広くとることが 可能である。従って、立型半導体層の接触抵抗率が立型 半導体層に比較して1-2 桁高い場合でもデバイス性能の 低下を防止することができる。また、電流通路となるが -20 -GaNバッファ層3の抵抗が問題となる場合には、厚みを 更に厚くすることにより低抵抗化できる

【0002】すなわち、お発明は、主に五型キャップ層。 と下型バッファ層の性質と構成要因により素子2(インド ーグレスを低速するものである。

【(:))23】従って、半導体に一ザの層構造としては上 記実施の更態以外に量子にいを用い次にアプレッジの構 - 造など一般に考えられる種での構造を採用することが可 能である

【0024】また「基板としては、絶縁性物質ではスピ 30 不正構造を有する物質 (例にば、AMELUS ) 第29世ファ イア以外の任意のものを用いることができる。更に、サ ファイアのような絶縁性物質ではなく、SIC CDIS な夢 電性物質の基板21を用いて図(1、図Fの)よりで素子構造 とする場合にも電極との接触面積の小さい半導体層を立 型とし、評側電極はか計型半導体層と接触する面積を広 くとることができるため低抵抗化が可能である。

【ロロ25】前記実施の形態においては、レーザ端面を 塩素イオンを用いたRIBEにより形成したが、通常の |験園や光学研磨法などを用いて形成してもよい|

より、n=Al [10]a [ - X クラッド層9のn=GaN光ガイド 40 【0025】以上半導体に一世素子として述ってが、同 様の構造で端面発光型LSVとして申いる場合に、効果 - があることは言うまでもない。前述の文献(1)に記載。 されているような通常のし日り構造においても、発光部 の上部電極は狭いほうが光を遮断する面積が小さく光り の取り出し効率が上昇するため」・型層上に立型層を形成。 した本発明の構造を用いると低抵抗化できて有利でき る。更に、LEDにおいては上部電極直下の電流拡かり か大きいほうが均一発光が得られるので、上部に、型層 を用いて低抵抗化したほうがさらに有利である。

【図1】本発明の第一の実施の刑態に係る半体発光装置 の断面模式図

【図2】本発明の第二の実施の形態に係る半導体発光装 置の断面模式図

【図3】図2に示す本発明の第二の実施の形態に係る半 導体発光装置におけるリッジストライプと端面形成位置 との関係を示す説明図

【図4】本発明のその他の実施の形態に係る半導体発光 装置の断面模式図


【図5】本発明のその他の実施の形態に係る半導体発光 10 10 n-GaNキャッフ層 装置の断面模式図

【符号の説明】

- サファイア基板
- pHは低温バッファ層
- p-lialハッファ層
- 4 p=In . . (a . パハッファ層
- p-Al . . tia . Nクラット層

6

- も pHiaiが光カイト層
- アンドーフ活性層
- 8 n=GaS光ガイ下層
- | n=Al | \_ \_ Ga | \_ \_ へりラッド層 <.)
- 11、13 電極
- 14 SiN膜



DOCUMENT-IDENTIFIER: UP 09286351 A TITLE: ALINGAN SEMIGONDUCTOR LIGHT EMITTING ELEMENT

DID:

JP 09256351 A

FPAR:

SOLUTION: Sequentially grown on a sapphire face substrate 1 are a p-GaN

low-temperature buffer layer 2, p-GaN buffer layer 3,

p-IndSBN0.1</SB>Ga<SB>0.9</SB>N buffer layer 4, a cladding layer,

p-Alasman, 184 SBMGaasSBM0.85km/SBMN cladding layer 5, a p-GaN light duiding layer

A, an active layer ", an n-GaN light guiding layer 8, an

n-Alasson.180 SBOGANSENO.850/SBON cladding layer 9 and an n-Gall cap layer 10.

The grown structure is subjected to a plasma CVD process to form an SiN film 14

ever its entire surface, subjected to photolithographic and etching processes

to remove unnecessary parts except for an light emitting region therefrom, and

then subjected to a reactive ion beam etching(RIBE) process using unlocine ions

to remove an opicamial layer other than the light emitting region until the

p-GaN paffer Layer 3 is exposed. The SiN film 14 is formed there in with a

stripe-shape window 10 for current injection, formed thereon with Ti/Al/A:

layers as an m-side electrode 13 which covers the stripe window 12, and them in

exposed area of the p-GaN buffer layer is deposited and annealed in a nitrogen

atmosphere to form Ni/Au layers as a p-side chmid electric boll.